Intel muestra su CPU fotónica con 8 núcleos y 528 hilos a 7 nm y con arquitectura RISC-V

Intel lleva trabajando con DARPA desde los albores de la tempestad que fue la creación de Internet para su servicio de defensa militar allá por el siglo pasado. En la tarde de ayer presentaron su última novedad desde el simposio Hot Chips 2023, lo que supone ir un paso más allá dentro de los chips para servidores, algo que están reclamando desde la agencia americana. ¿Qué es exactamente? Pues Intel ha creado una CPU óptica creada a base de fotónica con tejido Mesh to Mesh.

El procesador en sí mismo es una revolución dentro de la informática en general. No llegará a PC, al menos por el momento y por los próximos años, pero igualmente, aunque sea en entorno de servidor y dentro de DARPA, es una revolución en el manejo de la información y el análisis de la misma.

Intel Direct Mesh to Mesh, así se crea una CPU fotónica con 8 núcleos y 528 hilos

No hay demasiada información, todo ha sido bastante escueto y más allá de lo que reflejan las diapositivas que vamos a ver, no hay información relevante a tratar. Por no haber, no hay ni un nombre para dicho procesador, pero existir, existe, está siendo probado y llegará en algún momento del año que viene a la fase final para la agencia de defensa americana.

Los principales motivos para su desarrollo son fundamentados por DARPA, los cuales necesitaban un rendimiento sin precedentes en el análisis de datos y gráficos, seguramente para poder entender y responder de forma más rápida a las amenazas que presenten otros países.

Pâra ello, DARPA creó HIVE, un programa para lo que denominan hyper.sparse, el cual pretende llegar a la escala del Petabyte de gráficos analíticos, donde para ello es necesario dicha CPU fotónica de Intel.

Para conseguirlo se calculó que el rendimiento tenía que escalar a más de 1.000 veces comparado con un PC común, algo que parece sencillo en un superordenador con millones de núcleos, pero que se requería hacer en un solo procesador, con un consumo contenido y, además, con un diseño escalable.

Paralelización de tareas y análisis

Según comentó Intel en la presentación, al analizar lo que requería DARPA y ver las cargas de trabajo con las que se estaba trabajando, se dieron cuenta de que eran increíblemente paralelas, es decir, eran operaciones paralelizables. El problema es que HIVE estaba desaprovechando sobre el 80% de los datos en 8b por una mala usabilidad de la caché.

Por tanto, y con este pretexto, necesitaba algo muy concreto a crear, donde tras años de estudio y varias patentes de por medio lograron fabricar algo totalmente novedoso. El chip integra 8 núcleos por cada procesador, el cual irá fabricado en el proceso litográfico de 7 nm desde TSMC. Presenta nada menos que 66 hilos por cada uno de sus Cores y fusiona un sistema de redes y compute die en un mismo encapsulado.

Esto permite un rendimiento en I/O de 1 TB/s, lo que supone un ancho de banda tan grande y tan extrapolable que para lograr una escalabilidad sin pérdidas de rendimiento entre distintos sockets se ha requerido el uso de enlaces fotónicos desde el chip. De hecho, la tecnología de empaquetado es totalmente nuevo y permite hasta 32 fibras por socket para lograr una topología HyperX con hasta 1 millón de sockets disponibles.

Además, cada socket disipa 75 vatios con voltaje nominal (sobre 1 voltio). Para terminar con esto, Intel afirma que cada CPU fotónica tendrá acceso hasta un máximo de 32 GB de DDR5-4400, por lo que cada SLED tendrá 16 sockets con 16 TB/s de ancho de banda óptico y un máximo de 0,5 TB de RAM, una barbaridad sin duda.

Arquitectura de la CPU fotónica de Intel

Intel apenas dio explicación sobre la arquitectura, pero sí enfatizo en que usaba la ISA RISC-V. Lo que podemos ver es un diagrama bastante escueto, así que solo lo comentaremos superficialmente a la espera de más datos relevantes, porque hay una segunda parte que engloba también el enrutado.

Entrando en materia, que lo vemos es un sistema MTP, o Multi-Threaded Pipelines, las cuales pueden soportar hasta 16 hilos individualmente. Igualmente, cada núcleo tiene dos etapas STP (Single-Threaded Pipelines) capaces de ser 8 veces más rápidas.

Aunque no se muestran físicamente en el diagrama, Intel asegura que se integran 32 registros por cada hilo, lo que supone un total de 16.896 registros en total para cada CPU fotónica que se añada al conjunto. Para cerrar el apartado de los núcleos de forma individual y pormenorizada, el gigante azul afirma que tendremos 4 MB de Scratch Pad por núcleo.

Esta es un tipo de memoria muy específica que generalmente es de muy alta velocidad y que busca simplemente almacenar datos de pequeño tamaño pero que requieran una recuperación de los mismos de manera muy veloz. Es algo recurrente en el sector de los datos y las arquitecturas, sobre todo para tareas de paralelización, como es el caso.

Para terminar, cada núcleo tiene su propio controlador de memoria DDR5, los cuales no hacen de nexo con los AIB Ports. Integrará para ello 16 enrutadores que están conectados directamente a los 32 puertos ópticos fotónicos para intercambiar información de la manera más eficiente posible.

EMIB a escena y empaquetado On Die Network

Los 16 enrutadores comentados están ahí para ampliar el ancho de banda del diseño 2D que ha logrado Intel mediante EMIB. Los llamados Silicon Photonics están conectados físicamente al die para enlazar entre sockets. Lo que ha logrado Intel es realizar conexiones entre núcleos e incluso entre chips sin necesidad de conmutadores o NIC de por medio, de hecho, lo pueden conseguir incluso si estos están en distintos chasis a metros de distancia.

Este diseño lo que consigue es una velocidad e interconectividad sin precedentes, todo vía óptica, físicamente de chip a chip, y por ello el gasto energético es muy dispar entre las distintas partes de esta CPU fotónica.

De hecho, Intel afirma que más de la mitad de la energía, el 59% para ser exactos, se va destinada a los Silicon Photonics, un 21% a los Cores, un 3% al enrutado, un 1% a aspectos globales del chip y un 16% a los controladores de memoria DDR5.

Para terminar y hablando ya en general de cada chip, Intel asegura haber usado 15 capas de interconexión en esta CPU fotónica fabricada por TSMC a 7 nm, donde la densidad ha sido de nada menos que 27,6 billones de transistores en un área de 316 mm2. El package es el denominado BGA-3275, así que es realmente una CPU enorme.

La CPU en sí misma ya se ha podido ver en dicho Hot Chip 2023, y como tal, luce realmente bien y es extremadamente curiosa en su equipo de pruebas y test, donde su refrigeración es un simple disipador básico de aletas verticales con un ventilador de 8 cm encima. Sin duda, esta CPU fotónica es un paso adelante de lo que será el futuro del análisis de datos.