23 meneos
355 clics
![Problema de lógica booleana finalmente resuelto (Inglés)](cache/35/de/media_thumb-link-3530269.jpeg?1626519066)
Problema de lógica booleana finalmente resuelto (Inglés)
Si tienes un montón de bits de entrada que alimentan una matriz de puertas lógicas OR, AND y XOR, lo primero que debe hacer es averiguar qué bits son significativos y cuáles son "indiferentes". Con un circuito lo suficientemente simple y un poco de práctica, puedes simplemente mirarlo. Si un OR de dos entradas tiene una entrada verdadera, la otra entrada no importa. De manera similar, un AND de dos entradas con una entrada atada como falso no se preocupa por la otra entrada. Si el OR alimenta al AND, ahora tiene tres entradas,
|
comentarios cerrados
A ver cuando empezamos a ver aplicaciones directas de este descubrimiento, así desde la barrera, podría mejorar la eficiencia de las simulaciones de circuitos.
Respecto a optimizar, a veces un circuito tiene que responder en menos de x tiempo (o con un reloj de x frecuencia) una vez sintetizado en la FPGA, y hay que tener bastante cuidado de no introducir retardos.